Програма фахового вступного випробування
Програма додаткового вступного випробування
Методичні рекомендації до розрахунку печатних плат [24мб]
Вступ до КПІ, екзамени, тести, адреса приймальної комісії
Приемная комиссия КПІ
Інформаційний пакет
Сайт ФЕЛ
Сайт НТУУ «КПІ ім.І.Сікорського»
...
|
|
Ваша майбутня спеціальність 172 “Телекомунікації та радіотехніка”, спеціалізація «Інформаційно-обчислювальні засоби радіоелектронних систем».
В цьому році у нас 53 бюджетних місця.
ВІТАЄМО!! Кафедра КЕОА зайняла 1 місце серед кафедр ФЕЛ НТУУ «КПІ імені Ігоря Сікорського» - KPIDATA.ORG
»
|
|
Схемотехніка аналогової та цифрової радіоелектронної апаратури - 2. ОКМ
|
|
|
 - pdf
Схемотехніка аналогової та цифрової радіоелектронної апаратури - 2. ОКМ
Опис кредитного модуля
Галузь знань, напрям підготовки, освітньо-кваліфікаційний рівень |
Загальні показники |
Характеристика кредитного модуля |
Галузь знань
0509 Радіотехніка, радіоелектронні апарати та зв'язок |
Назва дисципліни,
до якої належить кредитний модуль
Схемотехніка аналогової та цифрової радіоелектронної апаратури |
Форма навчання
денна
|
Напрям підготовки
6.050902 Радіоелектронні апарати |
Кількість
кредитів ECTS
3 |
Статус кредитного модуля
нормативний |
Спеціальність
7.05090201/8.05090201 Радіоелектронні апарати та засоби |
Кількість
розділів _4_ |
Цикл до якого належить кредитний модуль
професійної та практичної підготовки |
Спеціалізація
(назва) |
Індивідуальне завдання
не передбачене
|
Рік підготовки 3 |
Семестр 5 |
Освітньо-кваліфікаційний рівень
бакалавр |
Загальна кількість годин
108 |
Лекції
18 год. |
Практичні (семінарські)
0 год. |
Лабораторні (комп’ютерний практикум)
36 год. |
Тижневих годин:
аудиторних – 3
СРС – 3 |
Самостійна робота
54 год.
|
Вид та форма семестрового контролю
Залік
(екзамен / залік / диф. залік;
усний / письмовий / тестування тощо) |
Даний кредитний модуль відноситься до циклу професійної та практичної підготовки нормативної частини навчального плану і направлений на здобуття студентами знань, умінь та практичного досвіду аналізу і синтезу цифрових схем.
Кредитний модуль викладається в 5-му семестрі навчання бакалаврів. До забезпечуючих дисциплін відносяться “Функціонально-логічне проектування” та “Основи радіоелектроніки, моделювання радіоелектронних кіл”. У свою чергу даний кредитний модуль забезпечує необхідними знаннями студентів для вивчення таких дисциплін, як “Обчислювальні та мікропроцесорні засоби в радіоелектронній апаратурі”, “Електронно-обчислювальні пристрої та системи”, “Периферійні пристрої”, “Конструювання електронних засобів” та “Проектування систем на кристалі”.
2. Мета та завдання кредитного модуля
2.1. Мета кредитного модуля – підготовка студентів у галузі розробки та застосування методів аналізу і синтезу цифрових схем з використанням вимірювальної техніки та необхідних програмно-апаратних засобів.
2.2. Основні завдання кредитного модуля.
Згідно з вимогами освітньо-професійної програми студенти після засвоєння навчальної дисципліни мають продемонструвати такі результати навчання:
Знати:
-
характеристики цифрових схем;
-
принципи роботи компонентів цифрових схем;
-
моделі компонентів цифрових схем;
-
методи розрахунку характеристик цифрових схем;
-
методи моделювання цифрових схем;
-
базові схемотехнічні рішення для побудови більш складних цифрових схем;
-
принципи побудови складних цифрових схем з заданими характеристиками.
Вміти:
-
обирати елементну базу для створення цифрових схем з заданими характеристиками;
-
застосовувати вивчені методи розрахунку характеристик цифрових схем;
-
створювати цифрові схеми з заданими характеристиками відповідно до технічного завдання;
-
будувати адекватні моделі цифрових схем;
-
моделювати функціонування цифрових схем за допомогою сучасного програмного забезпечення (Quartus II);
-
користуватись вимірювальним обладнанням для оцінки характеристик цифрових систем;
-
реалізувати розроблені цифрові схеми на базі модулів програмованої логіки UP-2 та DE-2 фірми Altera;
Мати досвід:
-
створення цифрових схем з заданими характеристиками;
-
розрахунку характеристик цифрових схем;
-
створення моделей цифрових схем;
-
створення та моделювання цифрових схем з заданими характеристиками в QuartusII;
-
реалізації цифрових схем з заданими характеристиками на базі модулів UP-2, DE-2 фірми Altera;
3. Структура кредитного модуля
Назви розділів і тем |
Кількість годин |
Всього |
у тому числі |
Лекції |
Практичні |
Лабораторні (комп’ютерний практикум) |
СРС |
1 |
2 |
3 |
4 |
5 |
6 |
Розділ 8. БАЗОВІ ПОНЯТТЯ ЦИФРОВОЇ ЕЛЕКТРОНІКИ. |
Тема 8.1. Логічні рівні. |
1,25 |
0,75 |
0 |
0 |
0,5 |
Тема 8.2. Характеристики цифрового сигналу. |
0,75 |
0,5 |
0 |
0 |
0,25 |
Тема 8.3. Статичні та динамічні характеристики мікросхем. |
1,25 |
0,75 |
0 |
0 |
0,5 |
Тема 8.4. Польовий МДН транзистор з p-каналом. |
3 |
0 |
0 |
0 |
3 |
Тема 8.5. Польовий МДН транзистор з n-каналом. |
1,5 |
0 |
0 |
0 |
1,5 |
Тема 8.6. n-МДН та p-МДН логічні елементи (інвертор, І-НІ, АБО-НІ). |
1,5 |
0 |
0 |
0 |
1,5 |
Тема 8.7. КМДН логічні елементи (інвертор, буфер, І-НІ, АБО-НІ). |
0,75 |
0,5 |
0 |
0 |
0,25 |
Тема 8.8. Пробій КМДН логіки і захист від пробою. |
0,75 |
0,5 |
0 |
0 |
0,25 |
Тема 8.9. Ефект замикання, статична і динамічна споживана потужність в КМДН. |
0,75 |
0,5 |
0 |
0 |
0,25 |
Тема 8.10. Переваги та недоліки КМДН логіки. Наскрізні струми. |
0,5 |
0,25 |
0 |
0 |
0,25 |
Тема 8.11. Третій стан. |
0,5 |
0,25 |
0 |
0 |
0,25 |
Тема 8.12. Реалізація двонаправлених виводів та загальної шини на елементах з третім станом. |
1,5 |
0 |
0 |
0 |
1,5 |
Тема 8.13. Ключ на біполярному транзисторі. |
1,5 |
0 |
0 |
0 |
1,5 |
Тема 8.14. Вихід з відкритим стоком (колектором). |
1,5 |
0 |
0 |
0 |
1,5 |
Тема 8.15. Узгодження логічних рівнів. |
0,75 |
0 |
0 |
0 |
0,75 |
Тема 8.16. Умовні позначення, маркування та серії мікросхем. |
0,75 |
0 |
0 |
0 |
0,75 |
|
|
|
|
|
|
Разом за розділом 8 |
18,5 |
4 |
0 |
0 |
14,5 |
Розділ 9. КОМБІНАЦІЙНА ЛОГІКА. |
Тема 9.1. Правила булевої алгебри. |
0,35 |
0 |
0 |
0 |
0,35 |
Тема 9.2. Створення комб. логіки по таблиці істинності через ДДНФ/ДКНФ. |
0,35 |
0 |
0 |
0 |
0,35 |
Тема 9.3.Двійковий дешифратор. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.4. Дешифратор семисегментного індикатора. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.5. Дешифратор інструкцій процесору. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.6. Створення адресного простору процесору з використанням двійкового дешифратора. |
1,75 |
0,5 |
0 |
1 |
0,25 |
Тема 9.7. Дешифратор адреси. Створення адресного простору процесору з використанням дешифратора адреси. |
1,75 |
0,5 |
0 |
1 |
0,25 |
Тема 9.8. Непріоритетний шифратор. |
1,75 |
0,5 |
0 |
1 |
0,25 |
Тема 9.9. Пріоритетний шифратор. |
1,75 |
0,5 |
0 |
1 |
0,25 |
Тема 9.10. Мультиплексор. |
2,25 |
0 |
0 |
1,5 |
0,75 |
Тема 9.11. Демультиплексор. |
2,25 |
0 |
0 |
1,5 |
0,75 |
Тема 9.12. Реалізація комбінаційних функцій на мультиплексорах. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.13. Реалізація шини AMBA на мультиплексорах. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.14. Від'ємні числа і додатковий код. Знакові та беззнакові змінні. |
1,5 |
0 |
0 |
1 |
0,5 |
Тема 9.15. Напівсуматор та повний однорозрядний суматор. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.16. Багаторозрядний суматор з послідовним переносом. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.17. Багаторозрядний суматор з прискореним переносом. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.18. Багаторозрядний віднімач. |
1,5 |
0 |
0 |
1 |
0,5 |
Тема 9.19. Багаторозрядний суматор з кількістю входів більше ніж 2. |
1 |
0,25 |
0 |
0,5 |
0,25 |
Тема 9.20. Переповнення при операціях зі знаковими числами. |
1,5 |
0,25 |
0 |
1 |
0,25 |
Тема 9.21. Компаратор беззнакових чисел. |
2,25 |
0,75 |
0 |
1 |
0,5 |
Тема 9.22. Компаратор знакових чисел. |
2,25 |
0,75 |
0 |
1 |
0,5 |
Тема 9.23. Схема зсуву. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.24. Перемножувач беззнакових чисел. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.25. Перемножувач знакових чисел. |
1,75 |
0 |
0 |
1 |
0,75 |
Тема 9.26. Схеми множення знакових та беззнакових чисел на константу. |
1 |
0 |
0 |
0,5 |
0,5 |
Тема 9.27. Перетворювач кодів на шифраторах-дешифраторах. |
0,5 |
0 |
0 |
0 |
0,5 |
|
|
|
|
|
|
Разом за розділом 9 |
43 |
4 |
0 |
24 |
15 |
Розділ 10. СИНХРОННІ ЦИФРОВІ СХЕМИ. |
Тема 10.1. Бістабільна комірка. |
1,5 |
0 |
0 |
1 |
0,5 |
Тема 10.2. Метастабільний стан. |
1,5 |
0 |
0 |
1 |
0,5 |
Тема 10.3. Генератор випадкових чисел на бістабільній комірці. |
0,2 |
0 |
0 |
0 |
0,2 |
Тема 10.4. Асинхронні RS тригери. |
1,4 |
0 |
0 |
1 |
0,4 |
Тема 10.5. Синхронні по рівню тригери (RS, D, JK). |
1,4 |
0 |
0 |
1 |
0,4 |
Тема 10.6. Синхронні по фронту тригери (RS, D, JK). |
1,5 |
0 |
0 |
1 |
0,5 |
Тема 10.7. Синхронні по фронту тригери з асинхронними входами. |
1,5 |
0 |
0 |
1 |
0,5 |
Тема 10.8. Затримки синхронних по фронту тригерів (таймінги). |
1 |
0 |
0 |
0,5 |
0,5 |
Тема 10.9. Синхронні по фронту тригери з синхронними входами дозволу запису, встановлення та зкидання. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 10.10. Граничне сканування (boundary scan) для тестування мікросхем. |
1,5 |
0,5 |
0 |
0,5 |
0,5 |
Тема 10.11. T-тригери. |
1 |
0,25 |
0 |
0,5 |
0,25 |
Тема 10.12. Паралельний регістр. |
1 |
0,25 |
0 |
0,5 |
0,25 |
Тема 10.13. Регістрова пам'ять. |
1,5 |
0,5 |
0 |
0,5 |
0,5 |
Тема 10.14. Регістри зсуву. |
1,5 |
0,5 |
0 |
0,5 |
0,5 |
Тема 10.15. Генератор псевдовипадкових чисел на регістрі зсуву (LFSR). |
1 |
0 |
0 |
0 |
1 |
Тема 10.16. Реалізація SPI на регістрах зсуву. |
1 |
0 |
0 |
0 |
1 |
Тема 10.17. Гонки в асинхронних схемах. Паразитні перемикання (глітчі). Синхронізація. |
1,5 |
0 |
0 |
0,5 |
1 |
Тема 10.18. Синхронізація по фронту. |
1,25 |
0,5 |
0 |
0,5 |
0,25 |
Тема 10.19. Затримка тактового сигналу (clock skew) та методи її зменшення. Дерево тактового сигналу. |
1,25 |
0,5 |
0 |
0,5 |
0,25 |
Тема 10.20. Визначення максимально допустимої частоти сигналу синхронізації. |
1,25 |
0,5 |
0 |
0,5 |
0,25 |
Тема 10.21. Конвеєр. |
1,75 |
0,5 |
0 |
1 |
0,25 |
Тема 10.22. Лічильники імпульсів. Основні поняття. |
1,75 |
0 |
0 |
0 |
1,75 |
Тема 10.23. Асинхронні лічильники (сумуючі, віднімаючі, реверсивні). |
1,75 |
0 |
0 |
0 |
1,75 |
Тема 10.24. Завантаження даних в асинхронні лічильники. |
0,75 |
0 |
0 |
0 |
0,75 |
Тема 10.25. Синхронні лічильники (сумуючі, віднімаючі, реверсивні). |
1,25 |
0 |
0 |
0 |
1,25 |
Тема 10.26. Завантаження даних в синхронні лічильники. |
1,25 |
0 |
0 |
0 |
1,25 |
Тема 10.27. Лічильники з довільним модулем рахунку. |
0,5 |
0,25 |
0 |
0 |
0,25 |
Тема 10.28. Кінцеві автомати. |
3 |
1,75 |
0 |
0 |
1,25 |
|
|
|
|
|
|
Разом за розділом 10 |
36 |
6 |
0 |
12 |
18 |
Розділ 11. ПОСТІЙНА ТА ОПЕРАТИВНА ПАМ’ЯТЬ. |
Тема 11.1. Класифікація схем енергонезалежної (постійної) пам'яті. |
0,45 |
0 |
0 |
0 |
0,45 |
Тема 11.2. Маскова постійна пам'ять. |
0,45 |
0 |
0 |
0 |
0,45 |
Тема 11.3. Умовне графічне позначення та затримки (таймінги) схем постійної пам'яті. |
0,45 |
0 |
0 |
0 |
0,45 |
Тема 11.4. Одноразово програмовані схеми постійної пам'яті. |
0,45 |
0 |
0 |
0 |
0,45 |
Тема 11.5. Програматори схем постійної пам'яті. |
0,2 |
0 |
0 |
0 |
0,2 |
Тема 11.6. Підсилювач зчитування постійної пам'яті. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.7. МДН транзистор з плаваючим затвором. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.8. Методи запису/видалення електронів з плаваючого затвору. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.9. EPROM постійна пам'ять. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.10. EEPROM постійна пам'ять. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.11. FLASH постійна пам'ять. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.12. Фероелектрична надшвидка постійна пам'ять (FRAM). |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.13. Статична оперативна пам'ять (SRAM). |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.14. Багатопортова статична пам'ять. |
0,35 |
0 |
0 |
0 |
0,5 |
Тема 11.15. Реалізація комбінаційниої логіки на мікросхемах пам’яті. |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.16. Динамічна пам'ять (DRAM). |
0,5 |
0 |
0 |
0 |
0,5 |
Тема 11.17. Синхронна динамічна пам'ять (SDRAM). |
0,5 |
0 |
0 |
0 |
0,5 |
|
|
|
|
|
|
Разом за розділом 11 |
8 |
0 |
0 |
0 |
8 |
|
|
|
|
|
|
МКР |
2 |
2 |
0 |
0 |
0 |
|
|
|
|
|
|
Залік. |
2 |
2 |
0 |
0 |
0 |
|
|
|
|
|
|
Всього годин |
108 |
18 |
0 |
36 |
54 |
|
 |
|
|
|
|
 | |
