1. Базовый курс “Основы проектирования в САПР Quartus II”
Введение
- основные направления деятельности компании ALTERA;
- возможности САПР Quartus II;
- методология проектирования ПЛИС.
Создание проекта в САПР Quartus II
- создание проекта с помощью New Project Wizard;
- работа с навигатором проекта Project Navigator;
- служебные файлы проекта;
- работа с проектом:
а) архивация и восстановление;
б) создание копии проекта;
в) создание версии проекта.
Создание исходных файлов
- типы исходных файлов;
- текстовые файлы и текстовый редактор;
- графический редактор, библиотека мегафункций, генератор мегафункций MegaWizard Plug-in Manager;
- редактор описания конечных автоматов;
- редактор содержимого блоков памяти.
Компиляция проекта
- процесс компиляции проекта в САПР Quartus II, окна статуса и сообщений;
- просмотр результатов компиляции:
а) отчет компилятора;
б) окна просмотра результатов синтеза: схемотехническое (RTL Viewer) и технологическое (Technology Map Viewer);
в) редактор топологии кристалла (Chip Planner).
Установки и назначения в проекте
- управление процессом синтеза и трассировки;
- установки в проекте: диалоговое окно установок (Settings Dialog Box), управление синтезом, трассировкой и компиляцией;
- назначения в проекте: редактор назначений (Assignment Editor) и примеры назначений;
- встроенные вспомогательные утилиты Design Assistant и Optimization Advisors.
Назначение контактов ввода/вывода
- способы назначения контактов;
- редактор назначения контактов Pin Planner;
- назначение контактов с помощью файлов CSV, языка Tcl, атрибутов языков HDL;
- анализ назначенных контактов ввода/вывода.
Моделирование проекта*
- типы файлов, используемые для моделирования;
- настройки встроенного симулятора (Simulator);
- создание графического файла для моделирования, редактор Waveform Editor;
- текстовые файлы для моделирования (TestBench);
- анализ результатов моделирования;
- точки останова.
* - вместо блока «моделирование проекта» может быть прочитан блок «временной анализ».
2. Базовый курс “Основы языка Verilog”
Введение
- назначение языка Verilog;
- основные понятия языка;
- другие HDL языки.
Описание компонентов на языке Verilog
- понятие «модуль» и входящие в его состав компоненты;
- порты;
- данные и их типы.
Присвоение значений. Числа и операторы
- представление чисел;
- основные операторы языка Verilog.
Поведенческое описание устройств
- постоянные назначения;
- процедурные назначения:
а) оператор initial;
б)оператор always;
- блокирующее и неблокирующее назначения;
- указание временных задержек;
- процессы, лист чувствительности процессов;
- оператор if – else;
- оператор case;
- операторы цикла;
- синхронные и асинхронные устройства;
- параллельные и последовательные блоки;
- процедуры и функции (подпрограммы).
Структурное описание устройств
- структурные уровни представления устройства;
- примитивы языка Verilog и способы их подключения;
- пользовательские примитивы;
- указание внутренних задержек.
Функциональное моделирование
- структура проекта, предназначенного для моделирования;
- файл стимулов;
- синтезируемые и несинтезируемые операторы.
Приложение
- системные процедуры и функции;
- директивы компилятора.
3 . Базовый курс “Анализ и моделирование устройств в САПР Quartus II”
- Введение
- задачи анализа;
- встроенные возможности САПР Quartus II.
Моделирование в среде ModelSim-ALTERA
- - основы интерфейса среды ModelSim;
- - подготовка проекта к моделированию;
- - служебные файлы проекта;
- - совместная работа Quartus II и ModelSim;
- - подключение библиотечных функций ALTERA при моделировании.
Анализ потребляемой мощности
- - встроенные возможности САПР Quartus II;
- - статическая и динамическая потребляемая мощность;
- - вспомогательная утилита Power Optimization Advisor;
- - вспомогательная утилита Early Power Estimator;
- - встроенная утилита PowerPlay Power Analyzer.
Встроенные средства отладки проекта
- - утилита SignalProbe;
- - утилита In-System Sources&Probes;
- - топологический редактор Chip Planner;
- - встраиваемый логический анализатор SignalTap.
4. Базовый курс “Оптимизация проектов в САПР Quartus II”
- Введение
- задачи оптимизации проекта. - Метод прогрессивной компиляции
- Фиксированные логические области.
- Средства оптимизации проекта
- утилита Design Assistent;
- утилита Optimization Advisor;
- утилита Design Space Explorer. - Оптимизация проекта по быстродействию .
- Оптимизация проекта по ресурсам .
- Оптимизация проекта по потребляемой мощности .
5. Базовый курс “Встраиваемое процессорное ядро Nios II”
- Введение
- назначение и архитектура процессорного ядра Nios II. - Утилита SOPC Builder.
- Разработка прикладного программного обеспечения.
- Отладка программного обеспечения.
- Моделирование процессорного ядра .
- Архитектура внутренней шины Avalon .
- Подключение к процессору пользовательских устройств .
- Команды пользователя .
- Поддержка отладочных средств .
6. Расширенный курс по языку Verilog
- - базовые конструкции языка Verilog;
- - синтезируемые конструкции языка Verilog;
- - создание логических компонентов;
- - методы реализации конечных автоматов;
- - оптимизация исходных кодов для FPGA;
- - создание тестовых файлов (testbench).
7. Курс “Временной анализ проектов в среде Quartus II”
- - возможности встроенной утилиты TimeQuest;
- - основные временные характеристики проекта;
- - анализ полученных результатов;
- - временные назначения для тактовых сигналов;
- - временные назначения контактам ввода/вывода;
- - временные назначения для асинхронных сигналов;
- - исключение цепей из временного анализа.
8. Курс “Разработка проектов системного уровня (DSP Builder)”
- - возможности встроенной утилиты DSP Builder;
- - знакомство с САПР MatLab и Simulink;
- - основные этапы проектирования с использованием утилиты DSP Builder;
- - библиотека системных модулей;
- - моделирование проектируемой системы;
- - отладка системы, созданной с помощью утилиты DSP Builder;
- - использование библиотечных функций в системе.
Учбовий центр